EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

02271567

PUBLICATION DATE

06-11-90

APPLICATION DATE

12-04-89

APPLICATION NUMBER

01092733

APPLICANT: SHIRATO TAKEHIDE;

INVENTOR:

SHIRATO TAKEHIDE:


INT.CL.

H01L 27/08 H01L 21/76 H01L 27/04

H01L 27/12

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To enable formation and high integration of an analog circuit which is not influenced by the noises arising in a digital circuit by providing the element isolating region of a first conductor substrate in self alignment at one part of the element isolating region of a second semiconductor substrate.

CONSTITUTION: A transistor, a resistor, etc., which constitute digital and analog circuits, are provided on the topside of a second semiconductor substrate 4, and an impurity region 2, which constitute capacity required for analog circuits, is provided on the topside of a first semiconductor substrate 1. And the second semiconductor substrate 4 is stuck onto the first semiconductor substrate 1 through an insulating film 3, and the element isolating region of the first semiconductor substrate 1 is provided in self alignment at one part each of the element isolating regions 6a and 6b of the second semiconductor substrate 4. Hereby, the digital circuit and the analog circuit can be separated easily, so the analog circuit which is not influenced by the effect of noise can be constituted. Moreover, capacity required for analog circuit constitution can be formed in other substrate and further under the transistor, the resistance, etc., so high integration can be made possible.

COPYRIGHT: (C)1990, JPO& Japio

⑩公開特許公報(A) 平2-271567

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月6日

H 01 L 27/08

21/76 27/04 27/12 . 3 3 1 Ė 7735-5F $\bar{\mathtt{D}}$ 7638-5F C

7514-5F 7514-5F

審査請求 未請求 請求項の数 2 (全7頁)

図発明の名称 半導体装置

②特 頭 平1-92733

頤 平1(1989)4月12日 29出

猛 Ė 土 @発 明 者

神奈川県平塚市浅間町 6番26号 英

神奈川県平塚市浅間町 6番26号 白 土 猛 英 ⑪出 願 人

> 眀 細

1. 発明の名称 半導体装置

2. 特許請求の範囲

- (1) 第1の半導体基板上に絶縁膜を介して第2 の半導体基板が貼り合せられている半導体装置で あって、前記第1及び第2の半導体基板の上面に それぞれ素子又は素子の一部が形成され、且つ少 なくとも前記第2の半導体基板に形成された素子 分離領域の一部により前記第1の半導体基板の素 子分離領域が確定されていることを特徴とする半 導体装置。
- (2) 前記索子分離領域は半導体基板に開孔され たトレンチ及び前記トレンチを埋め込んだ絶縁膜 とにより形成されたことを特徴とする特許請求の 範囲第1項記載の半導体装置。

3. 発明の詳細な説明

[概 要]

第2の半導体基板の上面にデジタル及びアナロ グ回路を構成するトランジスタ、抵抗等が設けら れ、一方、第1の半導体基板の上面にはアナログ 回路に必要な容量を構成する不純物領域が設けら れ、且つ前記第2の半導体基板が絶縁膜を介して 第1の半導体基板上に貼り合せられ、さらに第2 の半導体基板の素子分離領域の一部にセルフアラ インに第1の半導体基板の素子分離領域が設けら れる構造に形成されているため、デジタル回路と アナログ回路の容易な分離ができることによりデ ジタル回路で発生するノイズの影響を受けないア ナログ回路の形成を、又、アナログ回路構成に必 要な容量を別の基板に、しかも素子領域下に形成 できることによる高集積化を、さらにすべての素 子を低濃度のシリコン基板上に、しかもSOIで 形成できることによる高速化及び高信頼性を可能 とした半導体装置.

[産業上の利用分野]

本発明はMIS型半導体装置に係り、特に、高 集積な容量を必要とする半導体集積回路の形成を 可能とした半導体装置に関する。

従来、高集積な容量を必要とする半導体集積回 路においては、容量用絶縁膜の薄膜化が一般にお こなわれているが、極めて薄膜化された今日、絶 緑膜の耐圧、リーク特性等の物性面から限界が近 ずきつつあり、さらなる薄膜化は難しい、又、ト レンチ型容量あるいは素子領域上のスタック型容 量を使用する方法では、比較的小面積で容量を形 成できるが、精度及びノイズ特性上の問題があり 、アナログ回路では使用が難しい。精度がよく、 ノイズの影響を受けにくい容量を形成するため、 素子形成領域を避け不活性のフィールド領域上に 形成することから、極めて大面積が必要とされ、 他の素子(トランジスタ、抵抗等)に比較し、容 量部が著しく大きくなり、高集積化への妨げにな るという問題が顕著になってきている。そこで、 精度がよく、ノイズに強く、高集積な容量を形成

できる手段が要望されている.

[従来の技術]

第4図は従来の半導体装置の模式側断面図であり、デジタル・アナログ混載C-MOS型半基板 52a はデジタル部p-型ウエル領域、52b はアナログ部p-型ウエル領域、53はp型チャネルストッパー領域、54はn型チャネルストッパー領域、54はn型チャネルストッパー領域、56c はn+型基板コンターに領域、56c はn+型基板コンターに領域、57c はデジタル部p+型ウエルコンクト領域、57c はデジタル部p+型ウエルコンクト領域、57d はアナログ部p+型ウエルコンククト領域、58はゲート酸化膜、59はゲート電極、60は容量部下層電極、61は容量用絶繰膜、62は熔砂がラス(PSG)膜、65はAI配線を示している。

同図においては、n-型シリコン(Si)基板51を 使用し、選択的にデジタル部p-型ウエル領域

52a 、アナログ部p-型ウエル領域52b を分けて 設け、それぞれにNチャネルトランジスタを形成 し、n-型シリコン(Si)基板51にデジタル及びア ナログPチャネルトランジスタを形成しており、 又、素子が形成されていないフィールド酸化膜上 に二つの導電体 (60,62) 間に絶縁膜61を挟んだ 容量を形成している、異なるp-型ウエル領域(52a,52b) によりデジタルグランドとアナロググ ランドを分けているため、一応アナログ回路部で はデジタル回路部で発生するノイズの影響を受け にくい回路構成をとってはいるが、両ロー型ウエ ル領域 (52a,52b) 共同一n-型シリコン(Si)基 板51上に形成されているため完璧なノイズ改良に はなっていない。又、グランドをロー型ウエル領 域として形成するためn-型シリコン(Si)基板を 使用することが必要で、低濃度のp-型シリコン (Si)基板を使用することができないため高速化に 難がある。さらに、容量部は素子が形成されてい ないフィールド酸化膜上に形成されているため集 積度が上がっていない。

[発明が解決しようとする問題点]

本発明が解決しようとする問題点は、従来例に示されるように、デジタル回路部で発生するノイズの影響を受けないアナログ回路の形成ができなかったこと、低濃度p-型シリコン(Si)基板使用による高速なデジタル・アナログ混載集積回路の形成ができなかったこと及び高集積な容量を持つ集積回路の形成ができなかったことである。

[問題点を解決するための手段]

上記問題点は、第1の半導体基板上に絶縁膜を 介して第2の半導体基板が貼り合せられている半 導体装置であって、前記第1及び第2の半導体基 板の上面にそれぞれ素子又は素子の一部が形成され、且つ少なくとも前記第2の半導体基板に形成 された素子分離領域の一部により前記第1の半導 体基板の素子分離領域が確定されている本発明の 半導体装置によって解決される。

[作用]

即ち本発明の半導体装置においては、第2の半 導体基板の上面にデジタル及びアナログ回路を構 成するトランジスタ、抵抗等が設けられ、一方、 第1の半導体基板の上面にはアナログ回路に必要 な容量を構成する不純物領域が設けられ、且つ前 記第2の半導体基板が絶縁膜を介して第1の半導 体基板上に貼り合せられ、さらに第2の半導体基 板の素子分離領域の一部にセルフアラインに第1 の半導体基板の素子分離領域が設けられる構造に 形成される。したがって、デジタル回路とアナロ グ回路を容易に分離できるため、デジタル回路で 発生するノイズの影響を受けないアナログ回路を 構成することが可能である。 又、アナログ回路構 成に必要とされる容量を別の基板に、しかもトラ ンジスタ、抵抗等の下に形成できるため、高集積 化も可能とすることができる。 さらにトランジス タ、抵抗等をSOIで、しかも低濃度のシリコン 基板上に形成できるため、高速化及び高信頼性を も可能にすることができる。即ち、極めて高性能 、高信頼且つ高集積な半導体集積回路の形成を可能とした半導体装置を得ることができる。

[実施例]

以下本発明を、図示実施例により具体的に説明する。第1図は本発明の半導体装置における第1の実施例の模式側断面図、第2図は本発明の半導体装置における第2の実施例の模式側断面図、第3図(a)~(e) は本発明の半導体装置における製造方法の一実施例の工程断面図である。

全図を通じ同一対象物は同一符号で示す。

第1図はp型シリコン基板を用いた際の本発明の半導体装置における第1の実施例の模式側断面図で、1は10¹⁵ cm⁻³程度のp-型第1のシリコン(Si)基板、2は10²⁰ cm⁻³程度のn+型不純物領域、3は1μm程度の酸化膜、4は10¹⁵ cm⁻³程度のp-型第2のシリコン(Si)基板、5は10¹⁶ cm⁻³程度のpのn-型ウエル領域、6a,6b はトレンチ埋め込み酸化膜、7は10²⁰ cm⁻³程度の n+型ソースドレイン領域、8は10²⁰ cm⁻³程度のp+型ソースドレ

イン領域、9は20m程度のゲート酸化膜、10は 300 m程度のゲート電極、11は側壁絶縁膜(化学 気相成長酸化膜)、12は埋め込み導電膜(選択化 学気相成長タングステン膜)、13は50m程度のブ ロック用酸化膜、14は08μm程度の燐珪酸ガラス (PSG)膜、15は1μm程度のAI配線を示す。

n-型ウエル領域5の分離確定された素子領域に はそれぞれデジタル部及びアナログ部のPチャネ ルトランジスタが形成されている、N及びPチャ ネルトランジスタ下には酸化膜3で絶縁されたn +型不純物領域2とp-型第1のシリコン(Si)基 板1との間にPN接合からなる容量を形成してい る. (ここでp-型第1のシリコン(Si)基板1の 上面に設けられた π +型不純物領域2への接続は 本発明者により出願されている受付番号:1-31 902の接続技術を使用している。) したがって 、デジタル回路とアナログ回路を絶縁膜により島 状に分離できるため、デジタル回路で発生するノ イズの影響を受けないアナログ回路を構成するこ とが可能である、又、アナログ回路構成に必要と される容量を別の基板に、しかも素子領域下に形 成できるため、高集積化も可能とすることができ る。さらに、すべての素子をSOIで、しかも低 濃度のシリコン基板上に形成できるため、高速化 及び高信頼性をも可能にすることができる.

第2図は本発明の半導体装置における第2の実

施例の模式側断面図を示している。第2の実施例の構成はほぼ第1の実施例と同じであるが、より大きな容量を形成している点が異なっている。1~15は第1図と同じ物を、16は容量形成用薄膜絶縁膜、17は導電膜(タングステンシリサイド膜)、18は多結晶シリコン膜を示している。

同図においては、p-型第1のシリコン(Si)基板1に設けたn+型不純物領域2とp-型第1のシリコン(Si)基板1との間に形成したPN接合容量の他に前記n+型不純物領域2直上部に前記n+型不純物領域2とタングステンシリサイド腹17及び多結晶シリコン膜18の二層からなる容量用上層電極との間に容量形成用薄膜絶縁膜16を挟んで形成した絶縁膜容量を並列に形成しており、極めて大きな容量を形成することができる。

次いで本発明に係る半導体装置の製造方法の一 実施例について第3図(a)~(e)及び第1図を参 照して説明する。

第3図(a)

p-型第1のシリコン(Si)基板1の上面に砒素

のシリコン(Si)基板1に素子分離領域を形成する ために、窒化膜、酸化膜、p-型第2のシリコン (Si)基板4、酸化膜3、p-型第1のシリコン (Si)基板1を開孔し第2のトレンチを形成する。 次いで前記第2のトレンチに酸化膜6bを埋め込む . ここではp-型第2のシリコン(Si)基板に形成 する素子分離領域は第1のトレンチと第2のトレ ンチの両方により形成されている。(ただしp-型第2のシリコン(Si)基板4に形成する素子分離 領域とp-型第1のシリコン(Si)基板1に形成す る素子分離領域が同一である場合はトレンチ形成 を2回に分ける必要はない。)次いで通常のフォ トリソグラフィー技術を利用し、レジスト及びト レンチ埋め込み酸化膜(6a,6b) をマスク層として 、燐をイオン注入して n -型ウエル領域5を形成 する.

第3図(d)

次いで通常のフォトリソグラフィー技術を利用 し、接続を取りたいn+型不純物領域2上の窒化 膜、酸化膜、p-型第2のシリコン(Si)基板4. をイオン注入してn+型不純物領域2を形成する

第3図(b)

次いでp-型第2のシリコン(Si)基板4の下面に酸化膜3を成長させ、p-型第1のシリコン(Si)基板上に約1100℃、N₂ /O₂ 雰囲気で約2時間のアニールにより貼り合せる。次いで第2のシリコン(Si)基板4を研削し約5μB程度にする。

第3図(c)

次いで酸化膜、窒化膜を順次成長させる。(図示せず、この両膜はトレンチに酸化膜を埋め込む際のストッパー膜となる。)次いで通常のフォトリソグラフィー技術を利用し、まずpー型第2のシリコン(Si)基板4の一部に第1の素子分離領第2のシリコン(Si)基板4を開孔し第1のトレンチに酸化度のシリコン(Si)基板4を開孔しなシチに酸化度64を埋め込む。次いでpー型第2のシリコン(Si)基板4の一部に第2の素子分離領域及びpー型第1

酸化膜3にn+型不純物領域2を露出する開孔を形成する.次いで化学気相成長酸化膜を成長させ、異方性ドライエッチングをおこない前記開孔の 瞬壁にのみ化学気相成長酸化膜11を残す。次いで 選択化学気相成長タングステン膜12を成長させ残 された前記開孔を埋め込みn+型不純物領域2へ の接続を形成する。次いで窒化膜、酸化膜をエッチング除去する。

第3図(e)

次いでゲート酸化膜9、多結晶シリコン膜を順次成長させる。次いで通常のフォトリソグラフィー技術を利用し、多結晶シリコン膜をパターニングしゲート電極10を形成する。次いで通常のフォトリソグラフィー技術を利用し、レジスト、ゲート電極10及びトレンチ埋め込み酸化膜(6a,6b)をマスク層として、砒素をイオン注入してn+型ソースドレイン領域7を、硼素をイオン注入してp+型ソースドレイン領域8を、それぞれ選択的に形成する。

第1図

次いでブロック用酸化膜13、燐珪酸ガラス(PSG) 膜14を順次成長させる。次いで通常の技法を適用することにより電極コンタクト窓の形成、AI配線15の形成等をおこない半導体装置を完成する。

第1の実施例においては、p-型第1のシリコン(Si)基板1の上面に不純物領域からなる容量を形成したが、不純物領域からなる抵抗を形成してもよい。この場合、この抵抗を利用すればデジタルアナログコンバータ等が高集積に形成できる。

以上実施例に示したように、本発明の半導体装置によれば、デジタル回路とアナログ回路を容易に分離できるため、デジタル回路を構成することが可能である。又、アナログ回路構成に必要とが可能である。又、アナログ回路構成に必要とが可能である。というしかもトランジスタ、抵抗等の下に形成できるため、高集積化も可能に形成できるため、高速化及び高信頼性をも可能にするできるため、高速化及び高信頼性をも可能にする

ことができる。

[発明の効果]

以上説明のように本発明によれば、MIS型半 導体装置において、絶縁膜を介して第1の半導体 基板の上面及び第2の半導体基板の上面に素子が 形成できるため、デジタル回路が形成できるため、デジタル回路が形成できるとの の影響を受けないアナログ回路が形成でナーム による高性能化を、又、素子領域下によることにより によるに必要な母量を形成できることにより 路構成に必要なで形成できることにより 基板のSOI構造で形成できることによる。即ち 基板の高信頼性を可能にすることができる。即ち 極めて高性能、高信頼且つ高集積を併せ持つ半導 体集積回路を得ることができる。

4. 図面の簡単な説明

第1図は本発明の半導体装置における第1の実 施例の模式側断面図、

第2図は本発明の半導体装置における第2の実

施例の模式側断面図、

第3図(a) ~(e) は本発明の半導体装置における製造方法の一実施例の工程断面図、

第4図は従来の半導体装置の模式側断面図である。

図において、

- 1はp-型第1のシリコン(Si)基板、
- 2はn+型不純物領域、
- 3は酸化膜、
- 4はp-型第2のシリコン(Si)基板、
- 5はn-型ウエル領域、
- 6a.6b はトレンチ埋め込み酸化膜、
- 7はn+型ソースドレイン領域、
- 8はp+型ソースドレイン領域、
- 9はゲート酸化膜、
- 10はゲート電極、
- 11は順盤絶縁膜(化学気相成長酸化膜)、
- 12は埋め込み導電膜(選択化学気相成長タングステン膜)
 - 13はブロック用酸化膜、

14は燐珪酸ガラス(PSG) 膜、

15はAI配線、


16は容量形成用薄膜絶縁膜、


17は導電膜(タングステンシリサイド膜)、

18は多結晶シリコン膜

を示す。

特許出願人 白土猛英





従来の半導体装置 の模式傾断面図 第 4 図